Taller de SystemVerilog para estudiantes de electrónica u otros interesador que cumplan los requisitos de conocimiento básico en circuitos lógicos. Co-sponsored by: Asociación de estudiantes de ingeniería electrónica Speaker(s): David Herrera, Daniel González Agenda: 1. Mañana: Introducción y ejercicios básicos. 2. Tarde: Ejercicios avanzados y/o continuación Bldg: Laboratorio de informático C12, Sede interuniversitaria - Alajuela, Alajuela, Alajuela, Costa Rica